Data sheet memória flash BIOS Winbond W25Q128JV

W25Q128JV

3V 128M-BIT
MEMÓRIA FLASH SERIAL COM DUAL/QUAD SPI

1. DESCRIÇÕES GERAIS

A memória Flash Serial W25Q128JV (128 MB) oferece uma solução de armazenamento para sistemas com espaço, pinos e energia limitados.

A série 25Q oferece flexibilidade e desempenho muito além dos dispositivos Flash Serial comuns.

Eles são ideais para code shadowing na RAM, execução de código diretamente de Dual/Quad SPI (XIP) e armazenamento de voz, texto e dados.

O dispositivo opera com uma única fonte de alimentação de 2,7 V a 3,6 V com consumo de corrente de apenas 1 µA para desligamento.

Todos os dispositivos são oferecidos em pacotes compactos. O W25Q128JV é organizado em 65.536 páginas programáveis ​​de 256 bytes cada.

Até 256 bytes podem ser programados por vez. As páginas podem ser apagadas em grupos de 16 (apagamento de setores de 4 KB), grupos de 128 (apagamento de blocos de 32 KB), grupos de 256 (apagamento de blocos de 64 KB) ou em todo o chip (apagamento de chip).

O W25Q128JV possui 4.096 setores apagáveis ​​e 256 blocos apagáveis, respectivamente. Os pequenos setores de 4 KB permitem maior flexibilidade em aplicações que exigem armazenamento de dados e parâmetros. (Consulte a Figura 2.)

O W25Q128JV suporta a Interface Periférica Serial (SPI) padrão, SPI de E/S Dupla/Quádrupla: Relógio Serial, Seleção de Chip, E/S de Dados Serial (DI), E/S1 (DO), E/S2 e E/S3. As frequências de clock SPI do W25Q128JV de até 133 MHz são suportadas, permitindo taxas de clock equivalentes de 266 MHz (133 MHz x 2) para E/S Dupla e
532 MHz (133 MHz x 4) para E/S Quad ao utilizar E/S Dupla/Quádrupla de Leitura Rápida.

Essas taxas de transferência podem superar as memórias Flash Paralelas Assíncronas padrão de 8 e 16 bits. Além disso, o dispositivo suporta ID de fabricante e dispositivo padrão JEDEC e SFDP, além de um Número de Série Único de 64 bits e três Registradores de Segurança de 256 bytes.

2. RECURSOS
 Nova Família de Memórias SpiFlash
– W25Q128JV: 128 MB / 16 MB
– SPI Padrão: CLK, /CS, DI, DO
– SPI Duplo: CLK, /CS, IO0, IO1
– SPI Quádruplo: CLK, /CS, IO0, IO1, IO2, IO3
– Redefinição de Software e Hardware(1)

 Flash Serial de Alto Desempenho
– Clocks SPI Simples de 133 MHz, Duplo/Qádruplo
– W25Q128JV SPI Duplo/Qádruplo equivalente a 266/532 MHz
– Taxa de transferência contínua de dados de 66 MB/s
– Mín. 100 mil ciclos de apagamento de programa por setor
– Mais de 20 anos de retenção de dados

 “Leitura Contínua” Eficiente
– Leitura Contínua com Wrap de 8/16/32/64 Bytes
– Apenas 8 clocks para endereçar a memória
– Permite operação XIP (execute in place)

 Baixo Consumo, Ampla Faixa de Temperatura
– W25Q128JV Alimentação Única de 2,7 a 3,6 V
– Desligamento de <1 µA (típico)
– Faixa de operação de -40 °C a +85 °C
– Faixa de operação de -40 °C a +105 °C

 Arquitetura Flexível com setores de 4 KB
– Apagamento Uniforme de Setores/Blocos (4 K/32 K/64 K Bytes)
– Programa de 1 a 256 bytes por página programável
– Suspensão e Retomada de Apagamento/Programação

 Recursos Avançados de Segurança
– Proteção contra Gravação de Software e Hardware
– Fonte de Alimentação Bloqueio
– Proteção OTP especial
– Proteção de matriz complementar superior/inferior
– Proteção de matriz individual de bloco/setor
– ID exclusivo de 64 bits para cada dispositivo
– Registro de Parâmetros Descobríveis (SFDP)
– Registros de Segurança de 3×256 bytes com bloqueios OTP
– Bits de Registro de Status Voláteis e Não Voláteis

 Embalagem com economia de espaço
– W25Q128JV SOIC de 8 pinos de 208 milésimos de polegada
– W25Q128JV SOIC de 16 pinos de 300 milésimos de polegada (pino adicional /RESET)
– W25Q128JV WSON de 8 pads de 6×5 mm / 8×6 mm
– W25Q128JV TFBGA de 24 esferas de 8×6 mm (matriz de esferas de 6×4/5×5)
– W25Q128JV WLCSP de 24 esferas
– Contate a Winbond para KGD e outras opções

Observação: 1. O pino /RESET de hardware está disponível apenas em
encapsulamentos TFBGA ou SOIC16

3. TIPOS DE PACOTES E CONFIGURAÇÕES DE PINOS

3.1 Configuração de Pinos SOIC 208 mil

Figura 1a. Atribuições de Pinos Winbond W25Q128JV, SOIC 208 mil de 8 pinos (Código do Pacote S)

3.2 Configuração da almofada WSON 6×5 mm/ 8×6 mm

Figura 1b. Atribuições de pads W25Q128JV, WSON de 8 pads 6×5 mm/8×6 mm (código do pacote P/E)

3.3 Descrição do pino SOIC 208-mil, WSON 6×5-mm / 8×6-mm

3.4 Configuração de pinos SOIC 300-mil

Figura 1c. Atribuições de pinos do W25Q128JV, SOIC de 16 pinos de 300 mil (código do pacote F)

3.5 Descrição do pino SOIC 300-mil

Observações:
1. IO0 e IO1 são usados ​​para instruções SPI Padrão e Dupla.
2. IO0 – IO3 são usados ​​para instruções SPI Quad. A função /HOLD (ou /RESET) está disponível apenas para SPI Padrão/Duplo.
3. O pino /RESET é um pino de reset de hardware dedicado, independentemente das configurações do dispositivo ou estados de operação. Se a função de reset de hardware não for usada, este pino pode ser deixado em modo flutuante ou conectado ao VCC no sistema.

4. DESCRIÇÕES DOS PINOS

4.1 Seleção de Chip (/CS)

O pino Seleção de Chip SPI (/CS) habilita e desabilita a operação do dispositivo. Quando /CS está em nível alto, o dispositivo é deselecionado e os pinos de Saída de Dados Seriais (DO, ou IO0, IO1, IO2, IO3) estão em alta impedância.

Quando deselecionado, o consumo de energia do dispositivo estará em níveis de espera, a menos que um ciclo interno de apagamento, programação ou gravação esteja em andamento.

Quando /CS está em nível baixo, o dispositivo será selecionado, o consumo de energia aumentará para níveis ativos e instruções poderão ser gravadas e dados lidos do dispositivo. Após a inicialização, /CS deve transitar de nível alto para nível baixo antes que uma nova instrução seja aceita.

A entrada /CS deve rastrear o nível de alimentação VCC na inicialização e no desligamento (consulte “Proteção contra Gravação”. Se necessário, um resistor pull-up no pino /CS pode ser usado para isso.

4.2 Entrada, Saída e E/S de Dados Seriais (DI, DO e IO0, IO1, IO2, IO3) O W25Q128JV suporta operação SPI padrão, SPI Duplo e SPI Quádruplo. As instruções SPI padrão
utilizam o pino DI (entrada) unidirecional para gravar instruções, endereços ou dados em série no dispositivo na borda de subida do pino de entrada do Clock Serial (CLK). O SPI padrão também utiliza a DO (saída) unidirecional para ler dados ou status do dispositivo na borda de descida do CLK.

As instruções SPI Duplo e Quádruplo utilizam os pinos E/S bidirecionais para gravar instruções, endereços ou dados em série no dispositivo na borda de subida do CLK e ler dados ou status do dispositivo na borda de descida do CLK. As instruções SPI Quádruplo requerem que o bit de Habilitação Quad (QE) não volátil no Registrador de Status 2 esteja definido. Quando QE=1, o pino /WP torna-se IO2 e o pino /HOLD torna-se IO3.

4.3 Proteção contra Escrita (/WP)

O pino Proteção contra Escrita (/WP) pode ser usado para impedir que o Registrador de Status seja gravado. Usado em conjunto com os bits de Proteção de Bloco (CMP, SEC, TB, BP2, BP1 e BP0) e os bits de Proteção do Registrador de Status (SRP) do Registrador de Status, uma porção tão pequena quanto um setor de 4 KB ou toda a matriz de memória pode ser protegida por hardware. O pino /WP está ativo em nível baixo.

4.4 HOLD (/HOLD)

O pino /HOLD permite que o dispositivo seja pausado enquanto estiver ativamente selecionado. Quando /HOLD está em nível baixo, enquanto /CS está em nível baixo, o pino DO estará em alta impedância e os sinais nos pinos DI e CLK serão ignorados (não importa). Quando /HOLD está em nível alto, a operação do dispositivo pode ser retomada. A função /HOLD pode ser útil quando vários dispositivos compartilham os mesmos sinais SPI.

O pino /HOLD está ativo em nível baixo. Quando o bit QE do Registrador de Status 2 está definido para Quad I/O, a função do pino /HOLD não está disponível, pois este pino é usado para IO3. Consulte a Figura 1a-c para a configuração dos pinos da operação Quad I/O.

4.5 Relógio Serial (CLK)

O pino de Entrada de Relógio Serial (CLK) do SPI fornece a temporização para as operações de entrada e saída serial. (“Consulte Operações SPI”)

4.6 Reset (/RESET)

Um pino /RESET de hardware dedicado está disponível em encapsulamentos SOIC-16 e TFBGA. Quando a tensão é mantida baixa por um período mínimo de ~1µS, este dispositivo encerrará quaisquer operações externas ou internas e retornará ao seu estado de ligado.

6. DESCRIÇÕES FUNCIONAIS

6.1 Instruções SPI Padrão

O Winbond W25Q128JV é acessado por meio de um barramento compatível com SPI, composto por quatro sinais: Relógio Serial (CLK), Seleção de Chip (/CS), Entrada de Dados Serial (DI) e Saída de Dados Serial (DO). As instruções SPI padrão utilizam o pino de entrada DI para gravar instruções, endereços ou dados serialmente no dispositivo na borda de subida de CLK.

O pino de saída DO é usado para ler dados ou status do dispositivo na borda de descida de CLK. Os Modos de operação do barramento SPI 0 (0,0) e 3 (1,1) são suportados. A principal diferença entre o Modo 0 e Modo 3 diz respeito ao estado normal do sinal CLK quando o mestre do barramento SPI está em standby e os dados não estão sendo transferidos para a Flash Serial.

Para o Modo 0, o sinal CLK normalmente é baixo nas bordas de descida e de subida de /CS. Para o Modo 3, o sinal CLK é normalmente alto nas bordas de subida e descida de /CS.

6.2 Instruções Dual SPI

O W25Q128JV suporta operação Dual SPI ao usar instruções como “Fast Read Dual Output (3Bh)” e “Fast Read Dual I/O (BBh)”. Essas instruções permitem que dados sejam transferidos de ou para o dispositivo a uma taxa de duas a três vezes maior que a de dispositivos Flash Serial comuns.

As instruções Dual SPI Read são ideais para baixar rapidamente código para a RAM na inicialização (code-shadowing) ou para executar código não crítico em termos de velocidade diretamente do barramento SPI (XIP). Ao usar instruções Dual SPI, os pinos DI e DO tornam-se pinos de E/S bidirecionais: IO0 e IO1.

6.3 Instruções Quad SPI

O W25Q128JV suporta a operação Quad SPI ao usar instruções como “Fast Read Quad Output (6Bh)” e “Fast Read Quad I/O (EBh). Essas instruções permitem que os dados sejam transferidos de ou para o dispositivo a uma taxa de quatro a seis vezes maior que a do Flash Serial comum. Ao usar instruções Quad SPI, os pinos DI e DO tornam-se IO0 e IO1 bidirecionais, com os pinos de I/O adicionais: IO2 e IO3.

6.4 Reinicialização por Software e pino de Hardware/RESET

O W25Q128JV pode ser reinicializado para o estado inicial de inicialização por meio de uma sequência de reinicialização por software. Essa sequência deve incluir duas instruções consecutivas: Habilitar Reinicialização (66h) e Reinicialização (99h). Se a sequência de instruções for aceita com sucesso, o dispositivo levará aproximadamente 30µS (tRST) para reinicializar. Nenhuma instrução será aceita durante o período de reinicialização.

Para os pacotes SOIC-16 e TFBGA, O W25Q128JV fornece um pino /RESET de hardware dedicado. Acionar o pino /RESET em nível baixo por um período mínimo de ~1µS (tRESET*) interromperá quaisquer operações externas/internas em andamento e redefinirá o dispositivo para seu estado inicial de inicialização. O pino /RESET de hardware tem prioridade mais alta do que outros sinais de entrada SPI (/CS, CLK, IOs).

6.5 Proteção contra Gravação
Aplicações que utilizam memória não volátil devem levar em consideração a possibilidade de ruído e outras condições adversas do sistema que podem comprometer a integridade dos dados. Para resolver esse problema, o W25Q128JV
oferece diversos meios para proteger os dados contra gravações inadvertidas.

6.5.1 Recursos de Proteção contra Gravação
 O dispositivo reinicia quando o VCC está abaixo do limite
 Desativação da gravação por atraso após a inicialização
 Instruções de ativação/desativação da gravação e desativação automática da gravação após apagamento ou programação
 Proteção contra gravação de software e hardware (pino /WP) usando Registradores de Status
 Bloqueios Adicionais de Bloco/Setor Individual para proteção do array
 Proteção contra Gravação usando a instrução de desligamento
 Bloqueio da proteção contra gravação para o Registrador de Status até a próxima inicialização
 Proteção contra gravação por Programação Única (OTP) para o array e Registradores de Segurança usando o Registrador de Status*

* Observação: Este recurso está disponível mediante solicitação. Entre em contato com a Winbond para obter detalhes.

Ao ligar ou desligar, o W25Q128JV manterá uma condição de reset enquanto o VCC estiver abaixo do valor limite de VWI (consulte Temporização de Inicialização e Níveis de Tensão e Figura 43). Durante o reset, todas as operações são desabilitadas e nenhuma instrução é reconhecida.

Durante a inicialização e após a tensão VCC exceder VWI, todas as instruções relacionadas a programa e apagamento são desabilitadas por um atraso de tPUW. Isso inclui as instruções de Habilitação de Gravação, Programação de Página, Apagamento de Setor, Apagamento de Bloco, Apagamento de Chip e o Registro de Status de Gravação.

Observe que o pino de seleção de chip (/CS) do W25Q128JV deve rastrear o nível de alimentação VCC na inicialização até que o nível mínimo de VCC e o atraso de tempo tVSL sejam atingidos, e também deve rastrear o nível de alimentação VCC no desligamento para evitar sequência de comando adversa. Se necessário, um resistor pull-up em /CS pode ser usado para realizar isso.

Após a inicialização, o dispositivo é automaticamente colocado em um estado de gravação desabilitada, com a Trava de Habilitação de Gravação (WEL) do Registro de Status definida como 0. Uma instrução de Habilitação de Gravação deve ser emitida antes que uma instrução de Programa de Página, Apagamento de Setor, Apagamento de Bloco, Apagamento de Chip ou Registro de Status de Gravação seja aceita.

Após a conclusão de uma instrução de programa, apagamento ou gravação, a Trava de Habilitação de Gravação (WEL) é automaticamente redefinida para um estado de gravação desabilitada igual a 0.

A proteção contra gravação controlada por software é facilitada usando a instrução de Registro de Status de Gravação e definindo os bits de Proteção de Registro de Status (SRP, SRL) e Proteção de Bloco (CMP, TB, BP[3:0]). Essas configurações permitem que uma parte ou todo o conjunto de memória seja configurado como somente leitura. Usado em conjunto com o pino de Proteção de Gravação (/WP), as alterações no Registro de Status podem ser habilitadas ou desabilitadas sob controle de hardware.

Consulte a seção Registro de Status para obter mais informações. Além disso, a instrução de Desligamento oferece um nível extra de proteção contra gravação, pois todas as instruções são ignoradas, exceto a instrução de Liberação de Desligamento. O W25Q128JV também oferece outro método de Proteção contra Gravação utilizando Bloqueios de Blocos Individuais.

Cada bloco de 64 KB (exceto os blocos superior e inferior, totalizando 126 blocos) e cada setor de 4 KB dentro dos blocos superior/inferior (total de 32 setores) são equipados com um bit de Bloqueio de Bloco Individual. Quando o bit de bloqueio é 0, o setor ou bloco correspondente pode ser apagado ou programado; quando o bit de bloqueio é definido como 1, os comandos de Apagamento ou Programação emitidos para o setor ou bloco correspondente serão ignorados.

Quando o dispositivo é ligado, todos os bits de Bloqueio de Bloco Individual serão 1, portanto, toda a matriz de memória é protegida contra Apagamento/Programação. Uma instrução “Desbloqueio de Bloco Individual (39h)” deve ser emitida para desbloquear qualquer setor ou bloco específico. O bit WPS no Registrador de Status 3 é usado para decidir qual esquema de Proteção contra Gravação deve ser usado.

Quando WPS=0 (padrão de fábrica), o dispositivo utilizará apenas os bits CMP, SEC, TB, BP[2:0] para proteger áreas específicas
do array; quando WPS=1, o dispositivo utilizará os Bloqueios de Bloco Individuais para proteção contra gravação.

7. REGISTROS DE STATUS E CONFIGURAÇÃO

Três Registradores de Status e Configuração são fornecidos para o W25Q128JV. As instruções do Registrador de Status de Leitura-1/2/3 podem ser usadas para fornecer status sobre a disponibilidade do conjunto de memória flash, se o dispositivo está habilitado ou desabilitado para gravação, o estado da proteção contra gravação, a  configuração do Quad SPI, o status do bloqueio do Registrador de Segurança, o status de Apagamento/Suspensão do Programa, a intensidade do driver de saída e a inicialização.

A instrução do Registrador de Status de Gravação do W25Q128JV pode ser usada para configurar os recursos de proteção contra gravação do dispositivo, a configuração do Quad SPI, os bloqueios OTP do Registrador de Segurança e a intensidade do driver de saída. O acesso de gravação ao Registrador de Status é controlado pelo estado dos bits não voláteis de Proteção do Registrador de Status (SRL), pela instrução de Habilitação de Gravação e durante as operações SPI Padrão/Duplo.

7.1 Registradores de Status

7.1.1 Apagamento/Escrita em Andamento (BUSY) – Somente Status

W25Q128JV BUSY é um bit somente leitura no registrador de status (S0) que é definido como 1 quando o dispositivo está executando uma instrução de Programa de Página, Programa de Quatro Páginas, Apagamento de Setor, Apagamento de Bloco, Apagamento de Chip, Registro de Status de Escrita ou instrução de Registro de Segurança de Apagamento/Programa.

Durante esse tempo, o dispositivo ignorará outras instruções, exceto as instruções de Registro de Status de Leitura e Suspensão de Apagamento/Programa (consulte tW, tPP, tSE, tBE e tCE em Características de CA). Quando a instrução de programa, apagamento ou registro de status/segurança de escrita for concluída, o bit BUSY será zerado para o estado 0, indicando que o dispositivo está pronto para receber mais instruções.

7.1.2 Trava de Habilitação de Gravação (WEL) – Somente Status

A Trava de Habilitação de Gravação (WEL) do W25Q128JV é um bit somente leitura no registrador de status (S1) que é definido como 1 após a execução de uma
Instrução de Habilitação de Gravação. O bit de status WEL é zerado quando o dispositivo está desabilitado para gravação. Um estado de desabilitação de gravação ocorre na inicialização ou após qualquer uma das seguintes instruções:

Desabilitação de Gravação, Programa de Página, Programa de Quatro Páginas, Apagamento de Setor, Apagamento de Bloco, Apagamento de Chip, Registro de Status de Gravação, Registro de Segurança de Apagamento e Registro de Segurança de Programa.

7.1.3 Bits de Proteção de Bloco (BP2, BP1, BP0) – Graváveis ​​Voláteis/Não Voláteis

Os Bits de Proteção de Bloco (BP2, BP1, BP0) são bits de leitura/gravação não voláteis no registrador de status (S4, S3 e S2) que fornecem controle e status de Proteção de Gravação.

Os bits de proteção de bloco do W25Q128JV podem ser definidos usando a instrução de registro de status de gravação (consulte tW em Características de CA). Toda, nenhuma ou parte da matriz de memória pode ser protegida pelas instruções de programação e apagamento (consulte a tabela de proteção de memória do registro de status). A configuração padrão de fábrica para os bits de proteção de bloco é 0, nenhuma parte da matriz protegida.

8.1 Modelos disponíveis, código do fabricante:

• Winbond W25Q128JVBIM
• Winbond W25Q128JVBIQ
• Winbond W25Q128JVBJM
• Winbond W25Q128JVBJQ
• Winbond W25Q128JVCIM
• Winbond W25Q128JVCIQ
• Winbond W25Q128JVCJM
• Winbond W25Q128JVCJQ
• Winbond W25Q128JVEIM
• Winbond W25Q128JVEIQ
• Winbond W25Q128JVEJM
• Winbond W25Q128JVEJQ
• Winbond W25Q128JVFIM
• Winbond W25Q128JVFIQ
• Winbond W25Q128JVFJM
• Winbond W25Q128JVFJQ
• Winbond W25Q128JVPIM
• Winbond W25Q128JVPIQ
• Winbond W25Q128JVPJM
• Winbond W25Q128JVPJQ
• Winbond W25Q128JVYIQ
• Winbond W25Q128JVSIM
• Winbond W25Q128JVSIQ
• Winbond W25Q128JVSJM
• Winbond W25Q128JVSJQ

8.2 Modelo estampado no chip:

• Winbond 25Q128JVBM
• Winbond 25Q128JVBQ
• Winbond Q128JVBJM
• Winbond Q128JVBJQ
• Winbond 25Q128JVCM
• Winbond 25Q128JVCQ
• Winbond Q128JVCJM
• Winbond Q128J VYIQ
• Winbond 25Q128JVEM
• Winbond 25Q128JVEQ
• Winbond Q128JVEJM
• Winbond Q128JVEJQ
• Winbond 25Q128JVFM
• Winbond 25Q128JVFQ
• Winbond Q128JVFJM
• Winbond Q128JVFJQ
• Winbond 25Q128JVPM
• Winbond 25Q128JVPQ
• Winbond Q128JVPJM
• Winbond Q128JVPJQ
• Winbond Q128JVCJQ
• Winbond 25Q128JVSM
• Winbond 25Q128JVSQ
• Winbond Q128JVSJM
• Winbond Q128JVSJQ